#### **PHASE CONVERSION SHIFT REGISTER**

Patent number:

JP5159594

**Publication date:** 

1993-06-25

Inventor:

**KUBO KAZUYA** 

Applicant:

**FUJITSU LTD** 

Classification:

- international:

G11C19/28; G11C19/00; G11C27/04

- european:

Application number:


JP19910318145 19911202

Priority number(s):

#### Abstract of JP5159594

PURPOSE:To enable easy attainment of interchangeability of a shift register different in the number of drive phases to an external drive circuit while maintaining low power consumption.

CONSTITUTION:A conversion circuit part 11 products three pulses phiS1, phiS2 and phiS3 of different phases by a shift register 12 on the basis of two input drive pulses phi1 and phi2 of different phases. A shift register 20 of a three-phase drive is driven by the pulses phiS1, phiS2 and phiS3 from the conversion circuit part 11.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

**BEST AVAILABLE COPY** 

#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

#### 特開平5-159594

(43)公開日 平成5年(1993)6月25日

(51)Int.Cl.<sup>5</sup>

識別記号

FΙ

技術表示箇所

G 1 1 C 19/28 19/00 D 2116-5L

庁内整理番号

K 2116-5L

27/04

1 0 2 Z 7323-5L

審査請求 未請求 請求項の数 2(全 8 頁)

(21)出願番号

特願平3-318145

(71)出願人 000005223

富士通株式会社

(22)出題日

平成3年(1991)12月2日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 久保 加寿也

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内


(74)代理人 弁理士 伊東 忠彦 (外2名)

(54) 【発明の名称】 相変換シフトレジスタ

#### (57)【要約】

【目的】 本発明はシフトレジスタの駆動相数の変換を行う相変換シフトレジスタに関し、低消費電力を維持しつつ容易に駆動相数の異なるシフトレジスタの外部駆動回路への互換性を可能とすることを目的とする。

#### 本第中の原理説用図



#### 【特許請求の範囲】

【請求項1】 入力される2相の位相の異なる駆動バルス ( $\phi_1$ ,  $\phi_2$ ) を基本として、3相の位相の異なるバルス ( $\phi_{11}$ ,  $\phi_{12}$ ,  $\phi_{13}$ ,  $\phi_{14}$ ) を出力する変換回路部 (11) と、

該変換回路部(11)から出力される該3相の位相の異なるパルス( $\phi_{s1}$ ,  $\phi_{s2}$ ,  $\phi_{s3}$ )を基本として、複数の出力端子より順次パルス( $\phi_{out1}$ ,  $\phi_{out2}$ , …)を出力する走査回路部(20)と、

を有することを特徴とする相変換シフトレジスタ。 【請求項2】 前記変換回路部(11)は、3n(nは

【請水頃2】 削記変換回路部(11)は、3n(nは 自然数)段のシフトレジスタを有することを特徴とする 請求項1記載の相変換シフトレジスタ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、シフトレジスタの駆動 相数の変換を行う相変換シフトレジスタに関する。

【0002】近年、例えば、MOS(Metal Oxide Semi conductor)型素子に代表されるラインアドレス型固体撮像素子では、二次元に配置された画素を1行ずつ順次選 20択し、読み出すために、スキャナとしてシフトレジスタが使用される。このシフトレジスタは低消費電力動作が要求されると共に、駆動相数の異なるシフトレジスト間の互換性を図る必要がある。

[0003]

【従来の技術】近年、MOS型の固体撮像素子の二次元 に配置された画素を1行ずつ走査するシフトレジスタ は、1段が6個のMOSトランジスタで構成されている のが一般的である(図3参照)。

【0004】とのようなシフトレジスタは、1段が6個 30のnMOSトランジスタで構成され、入力電圧が異なる2個のインバータ回路を含み、常時電流が流れるととから、小型化、低消費電力化を図るととができない。そこで、1段当たりのMOSトランジスタの個数を減らし、常時流れる電流を減らしたシフトレジスタが考えられている。

【0005】図5に、従来の低消費電力型のシフトレジスタの回路図を示す。図5に示すシフトレジスタ20は、特公昭62-59399号に示されたもので、駆動パルス $\phi_1$ ,  $\phi_2$ ,  $\phi_3$ ,  $\phi_4$ ,  $\phi_5$ ,  $\phi_5$ 及びDC電圧 $V_S$  により駆動される。とのシフトレジスタ20は、1段(破線内)あたり3個の $N_S$ 

S., S, で構成されており、CMOSトランジスタを用いたシフトレジスタ並みの低消費電力で駆動することができる。すなわち、nMOSトランジスタのみで構成できる小型で低消費電力動作のダイナミックシフトレジスタである

【0006】 この場合、1段が6個のMOSトランジスタで構成されたシフトレジスタ(2相駆動) と異なり、3相駆動である。

[0007]

【発明が解決しようとする課題】しかし、上述のシフトレジスタ20は、3相駆動であることから、2相駆動の場合に比べてバルス発生回路(論理回路、ドライバ等)を必要とする。また、3相駆動と2相駆動とは互換性がないことから、何れかの相で駆動するには駆動回路を大幅に変更しなければならないと共に、2相駆動のシフトレジスタをnMOSトランジスタのみで構成すると消費電力が大きくなるという問題がある。

10 【0008】そこで、本発明は上記課題に鑑みなされたもので、低消費電力を維持しつつ容易に駆動相数の異なるシフトレジスタの外部駆動回路への互換性を可能とする相変換シフトレジスタを提供することを目的とする。 【0009】

【課題を解決するための手段】図1に、本発明の原理説明図を示す。図1の相変換レジスタ10において、11は変換回路部であり、入力される2相の位相の異なる駆動パルス $\phi_1$ ,  $\phi_2$  を基本として、3相の位相の異なるパルス $\phi_3$ ,  $\phi_3$  を出力する。また、20は走査回路部であり、該変換回路部11から出力される該3相の位相の異なるパルス $\phi_3$ ,  $\phi_3$ ,  $\phi_3$ , を基本として、複数の出力端子より順次パルス $\phi_3$ ,  $\phi_3$ ,  $\phi_3$ ,  $\phi_3$ ,  $\phi_3$ ,  $\phi_3$  を出力する。

[0010]

【作用】図1に示すように、3相駆動の走査回路部20 を、2相駆動の変換回路部11により駆動する。すなわ ち、結果として3相駆動の走査回路部20を2相で駆動 するものである。

【0011】例えば、従来より存在する回路規模が小さく、低消費電力の3相駆動のシフトレジスタを走査回路部20に用いた場合、これらを維持しつつ容易に2相駆動を行うことが可能となる。従って、2相駆動するための外部駆動回路への2相及び3相駆動のシフトレジスタの互換性を高くすることが可能となる。

[0012]

【実施例】図2に、本発明の一実施例の構成図を示す。 図2において、相変換シフトレジスタ10は、変換回路 部11と走査回路部であるシフトレジスタ20を同一チ ップ上に形成したものである。

【0013】シフトレジスタ20は、図5に示す回路構成と同様であり、3相の位相の異なる駆動パルスゆ51, ゆ51, ゆ51及び入力データゆ51により駆動されるもので、該駆動パルスの51~ゆ51を基本として複数の出力端子より順次パルスゆ51~ゆ51を基本として複数の出力端子より順次パルスゆ51~0014】変換回路部11は、3段(3ビット)12 a~12 cから構成されるシフトレジスタ12を有し、各段に2相の位相の異なる駆動パルスゆ1, ゆ1がそれぞれ入力される。また、入力データゆ57がMOSトランジスタ13 aのゲートGに入力されることにより、MO

50 Sトランジスタ13a及び一方向性に接続されたMOS

トランジスタ13bを介して入力データの、が1ビット 目12aに入力される。そして、3ビット目12cから 出力された入力データが再びMOSトランジスタ13b を介して1ビット目12aに入力される。

【0015】ととで、図3に、図2の変換回路部におけ るシフトレジスタの1ピットの回路図を示す。図3

(A) に示す回路図は従来より用いられているシフトレ ジスタであり、インバータ14 a に入力データの11が入 力され、その出力がMOSトランジスタ15aに入力さ れる。MOSトランジスタ15aのゲートGには駆動パ 10 ルスφ, が印加され、その出力がインバータ14bに入 力される。インバータ14bの出力が出力パルスφ。」。 になると共に、MOSトランジスタ15bに入力され、 その出力が次のビットに出力される。とのとき、MOS トランジスタ15bのゲートGには駆動パルスφ、が印 加される。

[0016] また、図3(B), (C)は、図3(A) のインバータ14a、14bの回路図を示したものであ る。図3 (B) のインバータ14a (14b) はE (エ ンバータはD(デプレッション)/E型のものである。 【0017】次に、図4に、図2の動作のタイムチャー トを示し、図2と共に説明する。まず、入力データゆ。 す は1個のハイレベルゆの1、を持ち、変換回路部11のシ フトレジスタ12及びシフトレジスタ20で共通として いる。

【0018】シフトレジスタ12の1ビット目12aで は、2回目の駆動パルスφ、のハイレベルの立上りで、 シフトレジスタ20に出力するパルスゆょ」を立上げ、3 回目の駆動バルスφ,のハイレベルの立上りでバルスφ 30 【図1】本発明の原理説明図である。 51を立下げると同時に、パルスφ51を立上げる。同様 に、4回目の駆動パルスも、のハイレベルの立上りでパ ルスゆ、えを立下げると同時に、パルスゆ、、を立上げる。 また、5回目の駆動パルス $\phi_1$ のハイレベルの立上げで パルスゆ、」を立下げると同時にパルスゆ、」を立上げる。 【0019】とのとき、シフトレジスタ20では、入力 されるパルスゆ。」によりパルスゆ。」、12を、パルスゆ。」に よりパルスゆ。。・・2を、パルスゆ。,によりパルスゆ ωι, を、パルスφς, によりパルスφωι, を、以下順次出 力端子より出力するものである。

【0020】とのようにして、シフトレジスタ12から

出力されるパルスゆ、、、~ゆ、、の繰り返しで、これを基本 としてシフトレジスタ20において出力端子よりパルス φ。。。;, φ。。。;, …を出力するものである。

【0021】なお、上述のシフトレジスタ12は3ピッ トで構成して循環させているが、3の倍数ピット3n (nは自然数)で循環させてもよい。この場合、シフト レジスタ12からシフトレジスタ20への出力パルスφ  $s_1 \sim \phi_{s_1}$ は (n-1) ビットおきに出力されるようにす る。このとき、出力パルスφ、、、、、のパルス幅を変え

【0022】とのように、変換回路部11により3相駆 動を2相駆動に変換しており、該変換回路部11におい ても電力は消費される。しかし、例えば固体撮像素子で 使用されるシフトレジスタ20が数百ピットであり、該 変換回路部11は3ビット又は常識的な3の倍数ビット であることから、全体的では消費電力、回路規模の増加 は僅少である。

【0023】すなわち、回路規模が小さく、低消費電力 を維持しつつ、2相出力の外部駆動回路に、2相駆動の ンハンスメント) / E型のものであり、図3 (C) のイ 20 シフトレジスタの他に、3 相駆動のシフトレジスタをも 使用することができ、容易に駆動相数の異なるシフトレ ジスタの互換性を高くすることができる。

#### [0024]

【発明の効果】以上のように本発明によれば、3相駆動 の走査回路部を2相駆動で3相出力を行う変換回路部で 駆動することにより、低消費電力を維持しつつ容易に駆 動相数の異なるシフトレジスタの外部駆動回路への互換 性を髙くすることができる。

【図面の簡単な説明】


- - 【図2】本発明の一実施例の構成図である。
  - 【図3】図2の変換回路部におけるシフトレジスタの1 ビットの回路図である。
  - 【図4】図2の動作のタイムチャートである。
  - 【図5】従来の低消費電力型のシフトレジストの回路図 である。

#### 【符号の説明】

- 10 相変換シフトレジスタ
- 11 変換回路部
- 12 シフトレジスタ
  - 20 走査回路部(シフトレジスタ)


【図1】

## 本発明の原理説明図




【図2】


# 本発明の一実施例の構成図



【図3】


# 図2の変換回路部におけるシフトレジスタの1ビットの回路図






【図4】

## 図2の動作のタイムチャート



【図5】

# 従来の低消費電力型のシフトレジスタの回路図



#### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2,\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### Bibliography

(19) [Publication country] Japan Patent Office (JP)

(12) [Kind of official gazette] Open patent official report (A)

(11) [Publication No.] JP,5-159594,A

(43) [Date of Publication] June 25, Heisei 5 (1993)

(54) [Title of the Invention] Phase-number conversion shift register

(51) [The 5th edition of International Patent Classification]

G11C 19/28 D 2116-5L 19/00 K 2116-5L 27/04 102 Z 7323-5L

[Request for Examination] Un-asking.

[The number of claims] 2

[Number of Pages] 8

(21) [Application number] Japanese Patent Application No. 3-318145

(22) [Filing date] December 2, Heisei 3 (1991)

(71) [Applicant]

[Identification Number] 000005223

[Name] FUJITSU, LTD.

[Address] 1015, Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa-ken

(72) [Inventor(s)]

[Name] Kubo \*\*\*\*\*

[Address] 1015, Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa-ken Inside of FUJITSU, LTD.

(74) [Attorney]

[Patent Attorney]

[Name] Ito Tadahiko (outside binary name)

#### [Translation done.]

#### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### **Epitome**


#### (57) [Abstract]

[Objects of the Invention] This invention aims at making possible compatibility to the external drive circuit of the shift register with which drive source resultant pulse numbers differ easily about the phase-number conversion shift register which changes the drive source resultant pulse number of a shift register, maintaining a low power.

[Elements of the Invention] The conversion circuit section 11 which outputs the driving pulse phi 1 from which the phase of two phases inputted differs, the pulse phiS1 from which the phase of a three phase circuit differs with a shift register 12 on the basis of phi 2, phiS2, and phiS3 is formed. And the shift register 20 of a three-phase-circuit drive is driven by the pulse phiS1 from the conversion circuit section 11, phiS2, and phiS3.

[Translation done.]

#### 本発明の原理説明図



[Translation done.]

#### \* NOTICES \*

JPO and NCIP1 are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.\*\*\*\* shows the word which can not be translated. 3. In the drawings, any words are not translated.

#### **CLAIMS**

#### [Claim(s)]

[Claim 1] The phase-number conversion shift register characterized by providing the following The conversion circuit section which outputs the pulse (phiS1, phiS2, phiS3) from which the phase of a three phase circuit differs on the basis of the driving pulse (phi 1 and phi 2) from which the phase of two phases inputted differs (11) The scanning circuit section which outputs a pulse (phiout1, phiout2, —) one by one from two or more output terminals on the basis of the pulse (phiS1, phiS2, phiS3) from which the phase of this three phase circuit outputted from this conversion circuit section (11) differs (20)

[Claim 2] Said conversion circuit section (11) is a phase-number conversion shift register according to claim 1 characterized by having the shift register of 3n (n is the natural number) stage.

#### [Translation done.]

#### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.\*\*\*\* shows the word which can not be translated.

3. In the drawings, any words are not translated.

#### **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the phase-number conversion shift register which changes the drive source resultant pulse number of a shift register.

[0002] In the Rhine address type solid state image sensor represented by the recent-years (Metal Oxide Semiconductor), for example, MOS, mold component, in order for one line to make sequential selection at a time and to read the pixel arranged at two dimensions, a shift register is used as a scanner. This shift register needs to plan compatibility between the shift resists from which a drive source resultant pulse number differs while low-power actuation is required. [0003]

[Description of the Prior Art] In recent years, as for the shift register which scans at a time the pixel of one line arranged at two dimensions of the solid state image sensor of an MOS mold, it is common that one step consists of six MOS transistors (refer to drawing 3).

[0004] One step consists of six nMOS transistors, and since a current always flows including the inverter circuit which is two pieces from which input voltage differs, such a shift register cannot attain miniaturization and low-power-ization. Then, the shift register which reduced the number of the MOS transistor per step and reduced the current which always flows is considered.

[0005] The circuit diagram of the shift register of the conventional low-power mold is shown in <u>drawing 5</u>. The shift register 20 shown in <u>drawing 5</u> was shown in JP,62-59399,B, and is driven with a driving pulse phi 1, phi 2, phi 3, phiDT, and the DC electrical potential difference Vs. this shift register 20 — per [ one step (inside of a broken line) ] — three n channel transistors S1, S2, and S3 It is constituted and can drive with about the same low power as a shift register using a CMOS transistor. That is, he is the dynamic shift register of the low-power actuation by small [ which can be constituted only from a nMOS transistor].

[0006] In this case, unlike the shift register (2 phase drives) which consisted of six MOS transistors, one step is a three-phase-circuit drive.

[0007]

[Problem(s) to be Solved by the Invention] However, since the above-mentioned shift register 20 is a three-phase-circuit drive, it needs pulse generating circuits (a logical circuit, driver, etc.) compared with the case of 2 phase drives. Moreover, when they constitute the shift register of 2 phase drives only from a nMOS transistor, they have the problem that power consumption becomes large, while they must change a drive circuit into driving with which phase sharply, since a three-phase-circuit drive and 2 phase drives are incompatible.

[0008] Then, this invention was made in view of the above-mentioned technical problem, and it aims at offering the phase-number conversion shift register which makes possible compatibility to the external drive circuit of the shift register with which drive source resultant pulse numbers differ easily, maintaining a low power.

[Means for Solving the Problem] The principle explanatory view of this invention is shown in <u>drawing 1</u>. It is the driving pulse phi 1 from which the phase of two phases which 11 is the conversion circuit section in the phase-number conversion register 10 of <u>drawing 1</u>, and are inputted differs, and phi 2. It considers as a base and the pulse phiS1 from which the phase of a three phase circuit differs, phiS2, and phiS3 are outputted. Moreover, 20 is the scanning circuit section and outputs pulse phiout1, phiout2, and — one by one from two or more output terminals on the basis of the pulse phiS1 from which the phase of this three phase circuit outputted from this conversion circuit section 11 differs, phiS2, and phiS3.

[0010]

[Function] As shown in <u>drawing 1</u>, the scanning circuit section 20 of a three-phase-circuit drive is driven by the conversion circuit section 11 of 2 phase drives. That is, the scanning circuit section 20 of a three-phase-circuit drive is driven with two phases as a result.

[0011] For example, the circuit scale which exists conventionally is small, and when the shift register of a three-phase-circuit drive of a low power is used for the scanning circuit section 20, it becomes possible to perform 2 phase drives easily, maintaining these. Therefore, it becomes possible to make high two phases to the external drive circuit for carrying out 2 phase drives, and compatibility of the shift register of a three-phase-circuit drive.

[0012]

[Example] The block diagram of one example of this invention is shown in <u>drawing 2</u>. In <u>drawing 2</u>, the phase-number conversion shift register 10 forms the shift register 20 which are the conversion circuit section 11 and the scanning circuit section on the same chip.

[0013] The shift register 20 is the same as that of the circuitry shown in <u>drawing 5</u>, is driven by the driving pulse phiS1 from which the phase of a three phase circuit differs, phiS2, phiS3, and input data phiDT, and outputs pulse phiout1, phiout2, and — one by one from two or more output terminals on the basis of this driving pulse phiS1 to phiS3. [0014] The conversion circuit section 11 is the driving pulse phi 1 from which it has the shift register 12 which consists of 12a-12c three steps (triplet), and the phase of two phases differs in each stage, and phi 2. It is inputted, respectively. Moreover, input data phiIN is inputted into 1st bit 12a through MOS transistor13a and MOS transistor 13b connected to tropism on the other hand by inputting input data phiDT into the gate G of MOS transistor 13a. And the input data outputted from triplet eye 12c is again inputted into 1st bit 12a through MOS transistor 13b.

[0015] Here, the 1-bit circuit diagram of the shift register in the conversion circuit section of <u>drawing 2</u> is shown to <u>drawing 3</u>. The circuit diagram shown in <u>drawing 3</u> (A) is a shift register used conventionally, input data phiIN is inputted into inverter 14a, and the output is inputted into MOS transistor 15a. In the gate G of MOS transistor 15a, it is a driving

pulse phi 1. It is impressed and the output is inputted into inverter 14b. The output of inverter 14b is output pulse phiout. While becoming, it is inputted into MOS transistor 15b, and the output is outputted to the following bit. At this time, it is a driving pulse phi 2 in the gate G of MOS transistor 15b. It is impressed.

[0016] Moreover, drawing 3 (B) and (C) show the circuit diagram of the inverters 14a and 14b of drawing 3 (A). Inverter 14a (14b) of drawing 3 (B) is the thing of an E(enhancement)/E mold, and the inverter of drawing 3 (C) is the thing of D (depression) /E mold.

[0017] Next, the timing diagram of actuation of drawing 2 is shown in drawing 4, and it explains to it with drawing 2. First, input data phiDT is one high level phiDT1. It has and it is supposed with the shift register 12 and shift register 20 of the conversion circuit section 11 that it is common.

[0018] At 1-bit 12a of a shift register 12, it is the 2nd driving pulse phi 1. In a high-level standup, the pulse phiS1 outputted to a shift register 20 is started, and it is the 3rd driving pulse phi 1. To \*\*\*\*\*\* and coincidence, a pulse phiS2 is started for a pulse phiS1 in a high-level standup. Similarly, it is the 4th driving pulse phi 1. To \*\*\*\*\*\*\* and coincidence, a pulse phiS3 is started for a pulse phiS2 in a high-level standup. Moreover, 5th driving pulse phi 1 A pulse phiS1 is started for a pulse phiS3 to \*\*\*\*\*\* and coincidence by high-level starting.

[0019] At this time, pulse phiout4 is outputted [ with the pulse phiS1 inputted / pulse phiout1 / with a pulse phiS2 / pulse phiout2 ] for pulse phiout3 from an output terminal one by one below by the pulse phiS1 with a shift register 20 with a pulse phiS3.

[0020] Thus, it is the repeat of the pulse phiS1 to phiS3 outputted from a shift register 12, and pulse phiout1, phiout2, and -- are outputted from an output terminal in a shift register 20 on the basis of this.

[0021] In addition, although the above-mentioned shift register 12 is constituted from a triplet and circulated, you may make it circulate by multiple bit 3n (for n to be the natural number) of 3. In this case, the output pulse phiS1 to phiS3 from a shift register 12 to a shift register 20 is made to be outputted every bit (n-1). At this time, the pulse width of an output pulse phiS1 to phiS3 is changeable.

[0022] Thus, the three-phase-circuit drive is changed into 2 phase drives by the conversion circuit section 11, and power is consumed also in this conversion circuit section 11. However, the shift register 20 used, for example with a solid state image sensor is hundreds of bits, and from being a triplet or the commonsense multiple bit of 3, if this conversion circuit section 11 is overall, it is small. [ of the increment in power consumption and a circuit scale ]

[0023] That is, a circuit scale is small, maintaining a low power, the shift register of the three-phase-circuit drive to everything but the shift register of 2 phase drives can also be used in the external drive circuit of 2 phase output, and compatibility of the shift register with which drive source resultant pulse numbers differ easily can be made high.

[Effect of the Invention] According to this invention, compatibility to the external drive circuit of the shift register with which drive source resultant pulse numbers differ easily can be made high as mentioned above by driving the scanning circuit section of a three-phase-circuit drive in the conversion circuit section which performs a three-phase-circuit output by 2 phase drives, maintaining a low power.

#### [Translation done.]

#### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the principle explanatory view of this invention.

[Drawing 2] It is the block diagram of one example of this invention.

[Drawing 3] It is the 1-bit circuit diagram of the shift register in the conversion circuit section of drawing 2.

[Drawing 4] It is the timing diagram of actuation of drawing 2.

[Drawing 5] It is the circuit diagram of the shift resist of the conventional low-power mold.

[Description of Notations]

10 Phase-number Conversion Shift Register

11 Conversion Circuit Section

12 Shift Register

20 Scanning Circuit Section (Shift Register)

#### [Translation done.]

#### \* NOTICES \*


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DRAWINGS**


#### [Drawing 1]

### 本発明の原理説明図




[Drawing 2]


# 本発明の一実施例の構成図




[Drawing 3]

# 図2の変換回路部におけるシフトレジスタの1ビットの回路図









[Drawing 4]

## 図2の動作のタイムチャート



[Drawing 5]

# 従来の低消費電力型のシフトレジスタの回路図



[Translation done.]

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
Blurred or illegible text or drawing
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.